전기전자학회 발표 대본

안녕하세요

광운대학교 이성원 교수님 연구실에서 학부연구생으로 소속되어있는 노지우입니다.

지금부터 가환성 기반 LUT 축소를 이용한 혼합 정밀도 곱셈기의 면적 최적화를 주제로 발표하겠습니다.

1 연구배경

먼저 연구 배경입니다.

오른쪽 그림은 Google TPU의 다이 플로어플랜입니다.

보시는 것처럼 MAC 배열에 해당하는 MXU가 전체 면적의 24%를 차지하고 있습니다.

그리고 이 MXU 내부는 256 × 256, 즉 동일한 MAC 연산기 약 6만 5천개가 그대로 반복되는 구조입니다.

여기서 핵심은, MAC 하나의 면적 절감이 배열 전체로 가면 6만 5천배로 증폭되어 나타난다는 점입니다.

따라서 단위 연산기 수준, 즉 회로 수준의 면적 최적화가 매우 중요해집니다.

2 연구배경

본 연구가 최적화하는 대상은 E5M2와 E4M3의 혼합 연산에 사용될 수 있는 E5M3 포맷의 곱셈기입니다.

오른쪽 표에서 보시는 것처럼 E4M3는 지수 4비트·가수 3비트, E5M2는 지수 5비트·가수 2비트로 서로 다른 비트 배분을 가집니다.

두 포맷을 단일 경로에서 처리하려면 지수는 5비트를, 가수는 3비트를 수용해야 합니다.

이렇게 두 포맷을 함께 담을 수 있는 형식이 왼쪽 그림의 E5M3이고, 저희는 두 E5M3 피연산자를 곱해 하나의 E5M3 결과를 출력하는 곱셈기를 설계했습니다.

구조적으로는 조합논리 곱셈 코어를 입력 레지스터와 출력 레지스터로 감쌌습니다.

이렇게 조합 경로를 register-to-register로 만들어 타이밍 클로저를 정확히 검증할 수 있게 설계했습니다.

3 관련 연구

관련 연구입니다.

저정밀 부동소수점 연산기의 효율화를 위한 하드웨어 연구는 꾸준히 진행되어 왔습니다.

먼저 FP8과 FP4를 지원하는 이중 정밀도 MAC 처리 요소, DHFP-PE를 제안하였습니다.

비트 분할 기법을 적용해서 연산기 구조 차원에서 면적과 전력을 절감한 연구입니다.

또한 LUT 공유를 활용한 근사 곱셈기를 제안하여, 곱셈 연산을 LUT로 효율적으로 구현할 수 있음을 보였습니다.

4 실험 설계

실험 설계입니다.
실험 대상은 3가지 인데요, 최적화 방식에 따른 면적 절감 효과를 분리해서 평가하기 위해, 다음과 같은 방식으로 실험 대상을 설계하였습니다.

먼저 Base입니다.
가수부 곱셈을 일반적인 곱셈기로 수행하고, 정규화와 라운딩, 그리고 라운딩 오버플로우 처리 모두 논리회로로 구현한 설계입니다.

두 번째는 Full LUT입니다.
방금 말씀드린 곱셈·정규화·라운딩·라운딩 오버플로우 네 단계를 전부 64개 엔트리의 단일 LUT로 대체했습니다.

세 번째가 본 연구에서 제안하는 Half LUT입니다.
곱셈은 가환성을 가지므로, 64개 조합 중 순서만 다른 쌍은 완전히 동일한 결과를 냅니다.
이 중복을 제거하여 LUT를 36개 엔트리로 축소하였습니다.

세 설계는 모두 0.5μm CMOS 공정의 MyChip 표준 셀 라이브러리를 대상으로 Cadence Genus를 사용하여 논리 합성과 타이밍·면적 분석을 진행하였습니다.
실험은 2가지를 진행하였는데요,

첫번째 실험은 가환성을 활용한 LUT 축소입니다.
이 실험에서는 동작 주파수 100에서 200MHz까지 10MHz 단위로 주파수를 변화시키며 세가지 설계의 평균적인 면적 절감율을 비교하였습니다.

두번째 실험은 주파수 대비 면적 비교입니다.
1번 실험에서는 모든 설계가 타이밍 위반을 일으키지 않는 주파수에서 실험을 진행하였는데요,
이번 실험에서는 100에서 300MHz까지 주파수를 변화시키며 어느 지점에서 타이밍 위반이 나는지, 그리고 주파수 대비 면적 절감율을 비교했습니다.

5 실험 결과 (1)

첫 번째 실험 결과입니다.
이 실험에서는 세 가지 설계가 모두 타이밍 위반을 일으키지 않는 공통 범위인 100MHz부터 200MHz까지, 10MHz 간격으로 주파수를 변화시키며 평균 면적을 측정했습니다.

표를 보시면, Base가 평균 128,448 마이크로미터 입니다. Full LUT는 122,845로 Base 대비 4.4% 감소에 그쳤고, 일부 주파수에서는 오히려 면적이 증가하는 구간도 있었습니다.

반면 가환성을 활용해 LUT를 축소한 Half LUT는 116,939로, 평균 9.0%의 면적 절감을 달성했습니다. 전 주파수 구간에서 베이스 대비 면적이 절감되었으며, Full LUT 대비 두 배 이상의 절감 효과를 보였습니다.

이 결과는 LUT 대체 자체보다도, 결과 중복 제거에 의한 LUT 축소가 면적 절감의 핵심 요인임을 보여줍니다.

6 실험 결과 (2)

두 번째 실험 결과입니다.
이번에는 범위를 넓혀 100MHz부터 300MHz까지 동작 주파수를 변화시키며, 주파수에 따른 면적 변화와 각 설계에서 타이밍 위반이 발생하는 지점을 비교했습니다.
오른쪽 그래프에서 각 곡선은 해당 설계의 최대 동작 주파수에서 끝납니다.

파란색 Base 곡선을 보시면, 주파수가 높아질수록 곱셈기의 임계 경로를 만족시키기 위해 합성기가 더 큰 셀을 쓰게 되면서 면적이 급격히 증가합니다.

반면 주황색 Half LUT는 임계 경로가 짧기 때문에 면적 증가가 완만하고, Base와의 격차가 주파수에 따라 계속 확대됩니다.

왼쪽 표가 이를 수치로 보여주는데요, Base 대비 면적 절감률은 100MHz에서 약 7.2%에 불과하지만, 160MHz에서 11.8%, 190MHz에서 12.9%, 그리고 200MHz에서는 20.2%까지 증가합니다.

이를 통해서 목표 주파수가 높을수록 LUT 기반 설계의 면적 이점이 커진다는 것을 확인할 수 있습니다.

또한 LUT 기반 설계는 달성 가능한 최대 주파수도 향상시킵니다.
Base는 200MHz까지만 타이밍을 충족하는 반면, Half LUT와 Full LUT는 각각 230, 240MHz까지 충족합니다.

여기서 Half LUT가 Full LUT보다 최대 주파수가 한 단계 낮은데, 이는 가환성 적용을 위한 비교기가 임계 경로에 포함되기 때문으로 해석됩니다.

정리하면, 제안하는 설계 방식은 상대적으로 높은 주파수에서 면적 감소율이 컸으며, 고주파수로 동작하는 저정밀 MAC 배열에서 본 기법이 효과적인 면적 최적화 수단이 될 수 있다는 것을 알 수 있습니다.

7 결론 및 향후 연구

결론입니다.
본 논문에서는 E5M3 곱셈기를 대상으로, 가수부의 곱셈·정규화·라운딩·라운딩 오버플로우를 LUT로 대체하여 면적을 최적화하였습니다.

단순한 LUT 대체인 Full LUT만으로는 면적 절감이 평균 4.4%에 그치고 일부 주파수에서는 오히려 증가하였으나, 곱셈의 가환성에 의한 결과 중복을 제거하여 LUT를 축소한 Half LUT는 Base 대비 평균 9.0%, 200MHz에서 최대 20%의 면적 절감을 달성하였습니다.

특히 면적 절감 효과는 동작 주파수가 높을수록 커졌으며, LUT 기반 설계는 임계 경로를 제거함으로써 달성 가능한 최대 주파수 또한 Base 대비 15% 향상시켰습니다.

향후 연구로는 제안 곱셈기를 시스톨릭 MAC 배열에 통합하여, 시스템 수준에서의 면적 및 전력 절감 효과를 검증하고자 합니다.